(1.韶关学院计算机科学系，广东韶关512005；2.韶关学院实验中心)

摘要：本设计采用单片机控制8路逻辑信号电平采集；采用EDA技术设计的CPLD芯片处理逻辑信号，控制点阵扫描和分析结果在示波器上显示；单片机和CPLD间采用中断方式交换数据。该设计具有1、3级触发方式，触发字位置和浮动时标线显示等功能,以及友好操作界面和波形稳定显示等特点，并拓宽示波器使用功能。

关键字：点阵扫描控制；逻辑分析；CPLD；VHDL编程

Xia Xinen¹ , Hong yuanquan²

(1.Dept. of Computer Science and Technology, Guangdong Shaoguan University , Shaoguan 512005

2.The experiment center, Guangdong Shaoguan University )

【Abstract】This design uses the one-chip microcomputer to be controlled gathering of logical signal levels of 8 tunnels, Use CPLD's chip of EDA's technical design to the logic signal processing and Control  scanning to the lattice signal and The result of display analysis on the oscillograph , Use the interrupt mode exchange data between one-chip microcomputer and CPLD. this design has 1 and 3 grade of method of activation , trigger word seat display and time to be marked thread display  etc. merit ability，As well as friendly operation interface and waveform stabilization what shows  etc. characteristic , And widen the oscillograph use merit ability .

【Key words】The lattice scanning control; The logical analysis; CPLD; VHDL's programming

逻辑分析仪是数字电路调试和信号分析中不可缺少的工具。本设计参照“2003年全国大学生电子设计竞赛”的题目，用双踪信号示波器作为逻辑分析结果显示设备；用单片机控制逻辑信号采集和逻辑分析仪的各项功能操作；用EDA（电子设计自动化）技术设计的CPLD（复杂可编程逻辑器件）芯片处理逻辑信号，控制逻辑分析结果波形的点阵扫描；达到一般逻辑分析仪应有的功能和指标^[1]。本设计的逻辑分析仪特点是性能稳定、成本低，并拓宽了示波器使用功能。

逻辑信号分析的总体结构如图1所示；其中逻辑分析仪由8路逻辑信号检测电路、单片机系统和CPLD点阵扫描控制电路构成。逻辑分析仪能接受8路逻辑信号(D7~D0)和位传送时钟信号(B-CLK)；其接受的逻辑信号形式如图2所示。